CWE-1271 Base Incompleto

Uninitialized Value on Reset for Registers Holding Security Settings

Security-critical hardware registers start with random, unpredictable values when a device powers on or resets, creating an immediate vulnerability window before software can initialize them.

Definição

What is CWE-1271?

Security-critical hardware registers start with random, unpredictable values when a device powers on or resets, creating an immediate vulnerability window before software can initialize them.
When a hardware device boots or comes out of reset, the registers controlling security features (like memory protection or access permissions) don't automatically set themselves to a safe state. Instead, they contain whatever random data was left in the physical circuitry, which means the device's security posture is completely undefined and unreliable at startup. This creates a dangerous gap between power-on and when the device's firmware or operating system runs its initialization code. During this window, an attacker could exploit the unconfigured security settings to bypass protections, gain unauthorized access, or manipulate the system before it has a chance to secure itself. The fix requires explicitly writing known, secure values to all security-critical registers as the very first operation after reset.
Impacto no mundo real

Real-world CVEs caused by CWE-1271

Ainda não há referências CVE públicas associadas a este CWE no catálogo da MITRE.

Como os atacantes a exploram

Trajeto do atacante passo a passo

  1. 1

    Identificar um caminho de código que trata input não confiável sem validação.

  2. 2

    Criar um payload que explora o comportamento inseguro — injeção, traversal, overflow ou abuso de lógica.

  3. 3

    Entregar o payload através de um pedido normal e observar a reação da aplicação.

  4. 4

    Iterar até que a resposta exponha dados, execute código do atacante ou escale privilégios.

Exemplo de código vulnerável

Vulnerable Verilog

Shown below is a positive clock edge triggered flip-flop used to implement a lock bit for test and debug interface. When the circuit is first brought out of reset, the state of the flip-flop will be unknown until the enable input and D-input signals update the flip-flop state. In this example, an attacker can reset the device until the test and debug interface is unlocked and access the test interface until the lock signal is driven to a known state by the logic.

Vulnerável Verilog
always @(posedge clk) begin

```
   if (en) lock_jtag <= d;
 end
Exemplo de código seguro

Secure Verilog

The flip-flop can be set to a known value (0 or 1) on reset, but requires that the logic explicitly update the output of the flip-flop if the reset signal is active.

Seguro Verilog
always @(posedge clk) begin

```
   if (~reset) lock_jtag <= 0;
   else if (en) lock_jtag <= d;
 end
What changed: the unsafe sink is replaced (or the input is validated/escaped) so the same payload no longer triggers the weakness.
Lista de verificação de prevenção

How to prevent CWE-1271

  • Implementation Design checks should be performed to identify any uninitialized flip-flops used for security-critical functions.
  • Architecture and Design All registers holding security-critical information should be set to a specific value on reset.
Sinais de deteção

How to detect CWE-1271

SAST High

Executar análise estática (SAST) na base de código à procura do padrão inseguro no fluxo de dados.

DAST Moderate

Executar testes dinâmicos de segurança de aplicações (DAST) contra o endpoint em execução.

Runtime Moderate

Monitorizar os registos em tempo de execução para traços de exceção invulgares, input malformado ou tentativas de contornar a autorização.

Code review Moderate

Revisão de código: sinalizar qualquer novo código que trate input desta superfície sem usar os ajudantes validados do framework.

Correção automática do Plexicus

O Plexicus deteta automaticamente o CWE-1271 e abre um PR de correção em menos de 60 segundos.

O Codex Remedium analisa cada commit, identifica esta fraqueza exata e entrega um pull request pronto para revisão com o patch. Sem tickets. Sem transferências.

Perguntas frequentes

Frequently asked questions

O que é o CWE-1271?

Security-critical hardware registers start with random, unpredictable values when a device powers on or resets, creating an immediate vulnerability window before software can initialize them.

Qual a gravidade do CWE-1271?

A MITRE não publicou uma classificação de probabilidade de exploração para esta fraqueza. Trate-a como impacto médio até o seu modelo de ameaças provar o contrário.

Que linguagens ou plataformas são afetadas pelo CWE-1271?

MITRE lists the following affected platforms: Not OS-Specific, Not Architecture-Specific, Not Technology-Specific.

Como posso prevenir o CWE-1271?

Design checks should be performed to identify any uninitialized flip-flops used for security-critical functions. All registers holding security-critical information should be set to a specific value on reset.

Como é que o Plexicus deteta e corrige o CWE-1271?

O motor SAST do Plexicus correlaciona a assinatura de fluxo de dados do CWE-1271 em cada commit. Quando é encontrada uma correspondência, o nosso agente Codex Remedium abre um PR de correção com o código corrigido, testes e um resumo de uma linha para o revisor.

Onde posso saber mais sobre o CWE-1271?

A MITRE publica a definição canónica em https://cwe.mitre.org/data/definitions/1271.html. Pode também consultar a documentação da OWASP e do NIST para orientações adjacentes.

Pronto quando você estiver

Pare de pagar por desenvolvedor.
Comece a fechar o ciclo.

O Plexicus é o ASPM nativo de IA que verifica, filtra, corrige, pentesta e explica — de forma autónoma. Programadores ilimitados, repos ilimitados, ações de IA de utilização justa. Nível gratuito real, €269/mo anual quando estiver pronto.